 Using System Generator for DSP Design |
|
班级规模及环境 |
|
为了保证培训效果，增加互动环节，我们坚持小班授课，每期报名人数限3到5人，多余人员安排到下一期进行。 |
|
上课时间和地点 |
上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】：北京中山学院/福鑫大楼 【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路） 【成都分部】：领馆区1号（中和大道） 【沈阳分部】：沈阳理工大学/六宅臻品 【郑州分部】：郑州大学/锦华大厦 【石家庄分部】：河北科技大学/瑞景大厦
最近开课时间(周末班/连续班/晚班）：Using System Generator for DSP Design：2024年1月8日 |
|
学时 |
◆课时： 共5天,30学时
◆外地学员：代理安排食宿（需提前预定）
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
☆合格学员免费颁发相关工程师等资格证书，提升您的职业资质
专注高端培训15年，曙海提供的证书得到本行业的广泛认可，学员的能力
得到大家的认同，受到用人单位的广泛赞誉。
★实验设备请点击这儿查看★ |
|
最新优惠 |
|
◆团体报名优惠措施：两人95折优惠，三人或三人以上9折优惠 。注意：在读学生凭学生证，即使一个人也优惠500元。 |
|
质量保障 |
|
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、培训结束后,培训老师留给学员手机和Email,免费提供半年的技术支持，充分保证培训后出效果；
3、培训合格学员可享受免费推荐就业机会。 ☆合格学员免费颁发相关工程师等资格证书，提升您的职业资质。专注高端培训13年，曙海提供的证书得到本行业的广泛认可，学员的能力得到大家的认同，受到用人单位的广泛赞誉。 |
Using System Generator for DSP Design
|
 课程介绍 |
采用 MathWorks MATLAB 和 Simulink 实现 DSP 算法而且希望使用 Xilinx System Generator for
DSP 设计的系统工程师、系统设计者、逻辑设计者和有经验的硬件工程师。 |
| 必备条件 |
?? 有使用 MATLAB 和 Simulink 的经验
?? 基本了解采样原理 |
| 课程概要 |
?? 描述实现 DSP 功能的 System Generator 设计流程
?? 了解 Xilinx FPGA 的性能，从算法概念到硬件仿真实现设计
?? 列出 System Generator 中不同的低级和高级的功能模块
?? 识别高级提取可能需要的硬件
?? 了解用于 FIR 和 FFT 设计的高级模块
?? 执行硬件在回路（hardware-in-the-loop），提高生产率
?? 设计一个基于 System Generator 的多时钟系统 |
| 实验介绍 |
实验 1：使用 Simulink - 了解如何使用 Simulink 工具箱模块并进行系统设计。了解有效的采
样速率。
实验 2：Xilinx System Generator 入门 - 设计基于 DSP48（ML403）或基于乘累加器模块
（SP3E）的 12 x 8 MAC。针对 ML403 和/或 Spartan?-3E FPGA 入门板执行硬件在回
路验证。
实验 3：信号布线 - 使用信号布线模块设计填充和去填充逻辑。
实验 4：实现系统控制 - 使用模块和 Mcode 设计地址发生器电路。
实验 5：设计基于 MAC 的 FIR - 使用自下至上的方法设计基于 MAC 的带通 FIR 滤波器，并利
用 ML403 和/或 Spartan-3E FPGA 入门板进行硬件在回路验证。
实验 6：利用 FIR 编译器模块或 DAFIR 模块设计 FIR 滤波器 - 利用 FIR 编译器模块
（ML403）或 DAFIR 模块（SP3E）设计带通 FIR 滤波器，从而提高生产率。利用
ML403和/或 Spartan-3E FPGA 入门板，通过硬件在回路验证设计。
实验 7：使用共享存储器进行设计 - 了解使用多个 System Generator 模块设计和实现多个时
钟域系统。利用 ML403 和/或 Spartan-3E FPGA 入门板验证硬件内的设计。
实验 8：提高设计性能 - 使用时序分析器模块和其它技术提高系统性能。 |
|
首 页 手机浏览模式
