 Fundamental FPGA Design |
|
班级规模及环境 |
|
为了保证培训效果，增加互动环节，我们坚持小班授课，每期报名人数限3到5人，多余人员安排到下一期进行。 |
|
上课时间和地点 |
上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】：北京中山学院/福鑫大楼 【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路） 【成都分部】：领馆区1号（中和大道） 【沈阳分部】：沈阳理工大学/六宅臻品 【郑州分部】：郑州大学/锦华大厦 【石家庄分部】：河北科技大学/瑞景大厦
最近开课时间(周末班/连续班/晚班）：Fundamental FPGA Design：2024年1月8日 |
|
学时 |
◆课时： 共5天,30学时
◆外地学员：代理安排食宿（需提前预定）
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
☆合格学员免费颁发相关工程师等资格证书，提升您的职业资质
专注高端培训15年，曙海提供的证书得到本行业的广泛认可，学员的能力
得到大家的认同，受到用人单位的广泛赞誉。
★实验设备请点击这儿查看★ |
|
最新优惠 |
|
◆团体报名优惠措施：两人95折优惠，三人或三人以上9折优惠 。注意：在读学生凭学生证，即使一个人也优惠500元。 |
|
质量保障 |
|
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、培训结束后,培训老师留给学员手机和Email,免费提供半年的技术支持，充分保证培训后出效果；
3、培训合格学员可享受免费推荐就业机会。 ☆合格学员免费颁发相关工程师等资格证书，提升您的职业资质。专注高端培训13年，曙海提供的证书得到本行业的广泛认可，学员的能力得到大家的认同，受到用人单位的广泛赞誉。 |
Fundamental FPGA Design
|
 课程介绍 |
通过学习 PCI Express 核协议基本原理，设计者将了解到 PCI Express 是如何在系统中使用。本课程重点在于 PCI Express 协议部分，通过使用 Xilinx PCI Express 核，设计者能更快更简单地完成他们的设计。同时还将逐个介绍 Xilinx PCI Express 核产品，您会立即获得 PCIExpress 核运行方面的知识。 |
| 必备条件 |
?? 全面了解 PCIe 协议（包含2 小时的复习）
?? 扎实的 Verilog 或 VHDL 知识
?? 使用常用的仿真工具（如 Mentor Graphics ModelSim 或 ISIM）的丰富经验
?? Xilinx ISE? 软件的基础知识
?? 建议完成“性能设计”和“利用千兆位级串行 I/O 进行设计”的课程学习 |
| 课程概要 |
?? 在您的设计环境中有效利用 Xilinx PCI Express 核
?? 针对特定应用选择合适的 PCI 解决方案
?? 了解使用 Xilinx PCI Express 核的 PCI Express 规范特殊需要 |
| 实验介绍 |
实验 1 构建 PCIe 核：让您熟悉利用 Xilinx CORE Generator™ 软件来生成 XilinxLogiCORE™ 端
点模块 + IP 的所有流程。您将为 CORE Generator 工具选择合适的参数，
并创建整个实验都要使用的PCIe 核。
实验 2a 和b PCIe 核仿真：对利用 ISIM 工具进行核仿真进行了介绍。您将观察和记录链路培训的效
果，并在下行端口模型仿真过程中将分组数据写端点应用。该数据会在事
务模块仿真实验中再现。
实验 3 设计实现：让您熟悉将 HDL 源代码转变为比特流所需的全部步骤和推荐设置。
实验 4 战略调试：借助于流量仿真器，您可以利用 ChipScope™ Pro 工具来监控内核的行为以及端
点应用，以便实现正确操作之目的。
实验 5 运行应用：您将针对先前实验中实现的设计的配置空间来修改C 代码，并执行实例程序来练
习端点。 |
|
首 页 手机浏览模式
